NEC测试程序

kenson · 发表于 2009-2-27 21:14

好一段时间没有过来了！因为太多的时间去开发和调试上面真是没办法。
现在我发些屏的驱动程序给大家这个是NEC的VGA屏是模拟屏所以只能显示RGB三色只是测屏用的呵呵

module NL6448AC30_09( gclk,
               tft_clk,
               hsync,
               vsync,
               DE,
               R,
               G,
               B );

input gclk;
output  tft_clk;
output  [1:0]R,G,B;
reg    [1:0]R,G,B;
output  hsync,vsync,DE;
reg    hsync,vsync,DE;
reg [9:0]clk_count,hsync_count;
reg div_count;

assign tft_clk = div_count;
//分频程序对50MHZ产生25MHZ分频供LCD时钟所用
///////////////////////////////////////////////////////////////////////////////////////////////////////
always @(posedge gclk)             //gclk全局时钟50MHZ                                           //
begin                                                                                              //
div_count <= div_count + 1'b1; //将50MHZ 2分频后得到25MHZ供LCD时钟所用                      //
///////////////////////////////////////////////////////////////////////////////////////////////////////

if(hsync_count < 2)vsync <= 1'b0; //产生场频时钟“在行时钟开始的头2位行时钟线为低电平其它为高电平”
else vsync <= 1'b1;

end

always @(posedge div_count)  //TFT LCD 用时钟线                                                                               //
begin                                                                                                                         //
                                                                                                                              //
if(clk_count < 799)clk_count <= clk_count + 1'b1; //时钟计数器用来产列时钟产生条件                                        //
else clk_count <= 10'b0000000000;                                                                                           //
                                                                                                                              //
end

always @(posedge tft_clk)
begin
if(clk_count > 142 && clk_count < 783)DE <= 1'b1;  // && hsync_count > 32 && hsync_count < 513                               //
else DE <= 1'b0;                                                                                                             //
                                                                                                                              //
                                                                                                                              //
if(clk_count > 94 && clk_count < 799)hsync <= 1'b1;  //产生行时钟线“一个行的低电平包含有96个时钟脉冲”                      //
else hsync <= 1'b0;                                                                                                          //
                                                                                                                              //
end                                                                                                                            //
                                                                                                                              //
                                                                                                                              //
always @(posedge hsync)                                                                                                       //
begin                                                                                                                         //
  if(hsync_count < 524)hsync_count <= hsync_count + 1'b1;  //对行进行计数用来产生场时钟制造条件                               //
  else hsync_count <= 10'b0000000000;                   //一个场含有525个行时钟,当行计数器不大于525的时候加1 否则清零       //
                                                                                                                              //
end                                                                                                                            //
                                                                                                                              //
                                                                                                                              //


[email=always@(posedge]always@(posedge[/email] tft_clk)
// black control
if((clk_count > 142) && (clk_count < 251))
begin
   R[1:0] <=0;
   G[1:0] <=0;
   B[1:0] <=0;
end
else
  begin
if((clk_count > 252) && (clk_count < 358))
   begin
      R[1:0] <=3;
      G[1:0] <=0;
      B[1:0] <=0;
   end
else
   if((clk_count < 359) && (clk_count < 465))
      begin
      R[1:0] <=0;
      G[1:0] <=3;
      B[1:0] <=0;
      end
   else
      if((clk_count < 466) && (clk_count < 572) )
      begin
         R[1:0] <=0;
         G[1:0] <=0;
         B[1:0] <=3;
      end
   else
      begin
      R[1:0] <=3;
      G[1:0] <=3;
      B[1:0] <=3;
      end
end

endmodule

[ 本帖最后由 kenson 于 2009-2-27 21:15 编辑 ]

kenson · 发表于 2009-2-27 21:20

有关这个屏的资料如下：

CN1：映像, 同期信号入力

ピン番号	信号名	機能・規格・動作
1	RED	赤映像信号, 入力インピーダンス 75オーム, 0.7Vp-p
2	GND	接地
3	GREEN	緑映像信号, 入力インピーダンス 75オーム, 0.7Vp-p
4	GND	接地
5	BLUE	青映像信号, 入力インピーダンス 75オーム, 0.7Vp-p
6	GND	接地
7	Hsync	水平同期信号, TTL, 負論理（負パルス）
8	GND	接地
9	Vsync	垂直同期信号, TTL, 負論理（負パルス）
10	GND	接地

CN2：制御信号, 電源入力

ピン番号	信号名	機能・規格・動作
1	GND	接地
2	CLK	ドットクロック, TTL, 800 clock 1ライン(1Hsync)毎
3	GND	接地
4	DE	データイネーブル(表示データ有効・表示位置制御), TTL, 正論理 - M8 m g3 D$ A/ `) c Hi = RGBデータ有効, Lo = RGBデータ無効, open時 5V 7 E$ D; J" X9 i/ L1 T( E. KMODE = HiでDE有効, MODE = Lo時はDE無効(Hi/Lo いずれでも良い)
5	?	不明, (15KHz時のフィールド入力か？)/ }2 c/ w5 t' H Z5 @7 w j * PC-9821Np/Nfではopen, open時 = Lo, Hi にしても変化無しのようだ。
6	GND	接地
7	MODE	表示タイミングモード選択, TTL 2 U* c+ Y5 d! g5 C! O2 ]& }Hi = DE モード(DE制御有効) % z4 S# Y) L \| u j7 FLo(open) = 固定モード(DE制御無効, 規定の固定タイミング使用) - F" \& E% r& V' r* PC-9821Np/NfのHsync24/31KHzはDEモードで使用されている。
8	SCAN	水平走査選択, TTL& [: K' @7 Z2 \ Hi = ダブルスキャン(Hsync 15KHz用)! }8 @4 }3 J- U Lo(open) = シングルスキャン(Hsync 24/31KHz用)5 p8 K& R8 ?4 x" `5 @ * Hsync 15KHz時Loで垂直が半分に潰れたワイド表示を上下に２個表示。
9	MASK	上下マスクキング（上下非表示, 垂直表示開始位置制御）, TTL * L9 b7 t8 B3 C: P, H6 dHi = 上下40ラインマスク(Hsync 24KHz用)7 s# _7 @5 c7 q3 R+ e6 @ Lo(open) = マスク無し(Hsync 15/31KHz用)" \|, A! @. K4 b0 v, E * Hsync 15KHz時Hiで非表示(ホワイトアウト)。
10	?	不明% d: ?7 j) g$ ~0 d- T* P9 e * Hsync 15KHz時Hi/Loいずれでも正常表示。4 _2 Z8 U. j& S A( t- } * Hsync 24/31KHz時Hiで正常表示, Loで非表示(ホワイトアウト)。
11	GND	接地
12	Vcc	電源, +5V DC
13	GND	接地

CN3：バックライト制御, 電源入力

ピン番号	信号名	機能・規格・動作
1	Vdd	バックライト電源, +12V DC
2	Vdd	バックライト電源, +12V DC
3	GND	接地
4	GND	接地
5	BRTC	バックライト制御, TTL7 m. x, R6 R2 y% Y Hi(open) = バックライト点灯, Lo = バックライト消灯
6	GND	接地
7	GND	接地
8	Vdd	バックライト電源, +12V DC
9	Vdd	バックライト電源, +12V DC
10	GND	接地
11	GND	接地

		自动登录	找回密码
密码			请使用微信账号登录和注册会员

NEC测试程序

浏览过的版块