$(@:_config=)什么意思？

kenson

已经编译出bin文件了，现在研究一下makefile，把遇到的问题记录下来：

. N+ m( E0 ]5 K0 ?  C  r( t4 {1.  $(@:_config=)什么意思？
网上查到如下解释
9 n3 ~6 ~0 P6 S: B2 F( ~# D0 e& L这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件.
- o" E# Q' I# n& u这里是一样的道理:
7 T  {; P# ?' D  F) r( Y; D $(@:_config=)

@代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk2410; 你可以用echo自己打印出来看看就明白了!
9 ?& A1 g2 p7 l- y7 o0 R5 _3 e
smdk2410_config : unconfig
  @echo $(@:_config=) # 打印出来看看吧
5 o  B$ o5 ]  V- Y: ~8 U0 Q  {- y  @$(MKCONFIG) $(@:_config=) ARM arm920t smdk2410 NULL s3c24x0
3 k' ?9 P( _$ b但有一点不明白@代表目标吗？印象里好像是$@ 才代表目标，做了个测试 “
all:
" f+ m- t" r5 I# S' d/ b9 o- c1 R   @echo $@   输出是all
   @echo @    输出是@
; v5 i% j! _4 U! p7 V8 K  L   @echo $(@) 输出是all
$ J" {% v) s$ d  p. j5 B+ A% a0 h所以我认为符号@在$()中和$@是一样的
2. 目标 ：依赖
' @- M5 ^4 N( M2 d; c        命令
  命令是否可以直接是一个文件名？
做了个测试证明可以：
在外面建立一个makecfg  里面输入 echo i am here ！
. j4 m: `$ K: Y3 \. P/ u5 v) F$ A在makefile 里
all：
    @（路径/makecfg）
+ ?- M' n3 p+ I! `
输入命令make all
就会输出 i am here ！

kenson

越看越发现makefile功能实在强大，配合shell 一起用所向无敌